Miércoles 28 de octubre de 2026 ·

Un desarrollador compila una CPU RISC-V en los pesos del modelo Qwen3.5-4B, de 4.000 millones de parámetros

Relevancia 48 de 100

Divyansh Agrawal, conocido como divagr18 en GitHub, crea Qwenputer, un procesador RISC-V de 32 bits que se ejecuta mediante la inferencia del modelo Qwen3.5-4B de Alibaba. Su compilador calcula los pesos de 11 capas añadidas al modelo, sin entrenarlas, y las capas Gated DeltaNet hacen de memoria RAM. El sistema pasa las pruebas de instrucciones riscv-tests.

Qué significa

Demuestra que un modelo de lenguaje puede ejecutar programas directamente en su propio paso hacia delante, sin emulador ni intérprete externo, algo poco habitual en las demostraciones de IA.

Fuentes originales

Resumen de Hoy en IA. Pulsa una fuente para leer la noticia completa en su idioma original.

También ese día

Todas las noticias de IA del miércoles 28 de octubre de 2026 ->