Jueves 29 de octubre de 2026 ·

ASE (日月光) producirá en masa en 2027 para AMD Venice con encapsulado a nivel de panel; Powertech (力成) invierte 400 millones de dólares en Singapur

Relevancia 37 de 100 Taiwán, Kaohsiung

Según SemiAnalysis, ASE (日月光) muestra para el CPU Venice de AMD un encapsulado a nivel de panel (PLP), con producción inicial prevista para el primer trimestre de 2027. Un panel cuadrado de 310 × 310 mm admite 25 interposers frente a 22 de una oblea circular de 300 mm, alrededor de un 14 % más. Powertech (力成) recibió la aprobación para invertir 400 millones de dólares en Singapur, junto a Broadcom, en la sociedad XCIP TECHNOLOGIES. TSMC prevé tener lista la tecnología CoPoS en 2027 y lanzarla en 2028.

Qué significa

Los fabricantes de chips para IA podrían disponer de más capacidad de encapsulado por panel, lo que puede abaratar los chips con interposers grandes. Para la cadena de suministro, Powertech pasa de depender sobre todo de la memoria a competir en lógica para ASIC de IA.

Fuentes originales

Resumen de Hoy en IA. Pulsa una fuente para leer la noticia completa en su idioma original.

También ese día

Todas las noticias de IA del jueves 29 de octubre de 2026 ->